一級基礎(chǔ)科目（一）輔導(dǎo)---邏輯門電路

　　9.2 邏輯門電路

　　實現(xiàn)邏輯運算的電路稱為邏輯門電路，簡稱門電路，前面介紹了三種基本運算，實現(xiàn)中基本運算的電路分別稱為與門、或門和非門。

　　9.2.1 分立元件門電路

　　1.二極管與門：電路如圖8-9-4(a)，A、B為輸入端，Y為輸出端(輸入、輸出和電源共用的地線未在圖中畫出)，按輸入信號的不同，有四種不同的工作情況：

　　(1)UA=UB=0V，此時二極管D1、D2導(dǎo)通，UY≈0V。

　　(2) UA=0V，UB=3V，此時D1導(dǎo)通，由于鉗位作用，UY≈0V，D2截止。

　　(3) UA=3V，UB=0V，此時D2導(dǎo)通，Dl截止，UY=0V。

　　(4) UA=3V，UB=3V。D1，D2都導(dǎo)通，UY≈3V。

　　上述輸出電平與輸入電平關(guān)系列于表8-9-4。若對電位賦值，高電平為“1”，低電平為“0”，可列出表8-9-5真值表。它和“與”關(guān)系真值表完全吻合。該電路實現(xiàn)了“與”運算稱與門電路，邏輯符號如圖8-9-4(b)所示。

　　應(yīng)該說明的是上述賦值方法稱正邏輯，若把低電平作為“1”。高電平為“0”，稱負(fù)邏輯，在后面的分析中若不加說明均采用正邏輯。

　　2.二極管或門：電路及邏輯符號如圖8-9-5所示。采用上述類似的分析方法，可得表8-9-6，表8-9-7。 

更多信息請訪問：結(jié)構(gòu)工程師頻道    結(jié)構(gòu)工程師論壇

?2009年結(jié)構(gòu)工程師考試時間：9月19、20日
?08年考試規(guī)范、標(biāo)準(zhǔn): 2009年一級結(jié)構(gòu)工程師考試網(wǎng)上遠(yuǎn)程輔導(dǎo)招生簡章!
?09年結(jié)構(gòu)工程師老師輔導(dǎo)，現(xiàn)在報名可贈07、08年課程！

　　3.非門電路：圖8-9-6示出了非門的電路及邏輯符號，非門又稱反相器。在下面的分析中設(shè)β=30。

　　(1)UA=0V。此時的基極電位UB<0，T截止。UY=UCC

　　(2)UA=3V，則T導(dǎo)通，UB=0.7 v，IB=0.82(mA)。晶體管飽和所需的最小基極電流IBS=0.09(mA)。T飽和，UY=0V。可列表說明輸出與輸入的關(guān)系實現(xiàn)非運算(表8-9-8、表8-9-9)。圖8-9-6是非門電路。

　　與分立元件電路相比，集成電路具有體積小、重量輕、可靠性高、功耗低、工作速率高等優(yōu)點。在數(shù)字電路領(lǐng)域內(nèi)，集成電路幾乎取代了所有分立元件電路。TTL門電路中最基本的電路是與非門，其他門電路都是在此基礎(chǔ)上組合而成。

　　1.TTL與非門

　　圖8-9-8是最基本的TTL與非門電路及其圖形符號。T1是多發(fā)射極晶體管。把它的集電結(jié)看成一個二極管，把發(fā)射結(jié)看成與前者背靠背的幾個二極管，如圖8-9-9。這樣T1的作用和二極管與門的作用完全相似。

　　當(dāng)輸入端不全為1時，則T1的基極與“0”態(tài)發(fā)射極間處正偏。這時電源通過R1為T1提供基極電流。T1的基極電位約0.7V左右，不足以使T2、T5導(dǎo)通。所以T2、T5截止。電源通過R2向T3、T4提供基極電流，使T3、T4導(dǎo)通。這時：

　　輸出高電平，為邏輯“1”。

　　當(dāng)輸入全為“1”時，T1的所有發(fā)射結(jié)反偏。電源通過R1和T1集電結(jié)向T2、T5提供基極電流，合理選擇電路參數(shù)，使T2、T5飽和，輸出電位UF為T5的飽和壓降UCES≈0V，為邏輯“0”。電路實現(xiàn)與非運算。

　　2.CMOS門電路

　　它是用金屬一氧化物一半導(dǎo)體場效應(yīng)管(MOSFET)構(gòu)成的。內(nèi)部結(jié)構(gòu)與TTL雖完 全不同，但邏輯符號和功能卻是完全相同的。學(xué)習(xí)中應(yīng)掌握其使用特點，這里不作詳細(xì)分 析，可參閱有關(guān)文獻(xiàn)。

　　3.集成門電路的主要特性參數(shù)

　　(1)電源電壓：要使集成電路正常工作，首先要正確連接電源和地。TTL的電源電壓是：5V±5%，標(biāo)準(zhǔn)CMOS系列是3V--18V。

　　(2)工作溫度：TTL74系列工作溫度是0C一70℃;54系列是―55℃～125℃，標(biāo)準(zhǔn)CMOS系列是―40℃～85℃。

　　(3)直流(靜態(tài))參數(shù)：直流參數(shù)是指電路處于穩(wěn)定的邏輯狀態(tài)下測得的參數(shù)。這些參數(shù)見表8-9―10，表8-9-11。

　　(4)動態(tài)參數(shù)：動態(tài)參數(shù)是指電路在進(jìn)行邏輯狀態(tài)轉(zhuǎn)換時的有關(guān)參數(shù)。常用的有平均傳輸時間tpd，最高工作頻率等。

　　(5)負(fù)載能力：門電路的負(fù)載能力是指能驅(qū)動多少個同類型門的能力(稱扇出系數(shù))。TTL電路的扇出系數(shù)N=15左右，CMOS的N>50，而手冊上一般給出CMOS的N=20，主要因負(fù)載門個數(shù)太多，使負(fù)載電容增大，可能造成電路延遲時間過大。